Dlaczego ten plik Makefile wykonuje cel na "make clean"

Question

To jest mój obecny plik Makefile.

CXX  = g++ 
CXXFLAGS = -Wall -O3 
LDFLAGS = 

TARGET = testcpp 
SRCS = main.cpp object.cpp foo.cpp 
OBJS = $(SRCS:.cpp=.o) 
DEPS = $(SRCS:.cpp=.d) 


.PHONY: clean all 

all: $(TARGET) 

$(TARGET): $(OBJS) 
    $(CXX) $(CXXFLAGS) $(LDFLAGS) $(OBJS) -o $(TARGET) 

.cpp.o: 
    $(CXX) $(CXXFLAGS) -c $< -o $@ 

%.d: %.cpp 
    $(CXX) -M $(CXXFLAGS) $< > $@ 

clean: 
    rm -f $(OBJS) $(DEPS) $(TARGET) 

-include $(DEPS) 

Działa doskonale z jednym wyjątkiem. Jeśli katalog jest już czysty (nie * .d, * .o) i uruchomić „make clean”, to ponownie tworzy zależności, a następnie usuwa je natychmiast:

[user@server proj]$ make 
g++ -M -Wall -O3 foo.cpp > foo.d 
g++ -M -Wall -O3 object.cpp > object.d 
g++ -M -Wall -O3 main.cpp > main.d 
g++ -Wall -O3 -c main.cpp -o main.o 
g++ -Wall -O3 -c object.cpp -o object.o 
g++ -Wall -O3 -c foo.cpp -o foo.o 
g++ -Wall -O3 main.o object.o foo.o -o testcpp 
[user@server proj]$ make clean 
rm -f main.o object.o foo.o main.d object.d foo.d testcpp 
[user@server proj]$ make clean 
g++ -M -Wall -O3 foo.cpp > foo.d 
g++ -M -Wall -O3 object.cpp > object.d 
g++ -M -Wall -O3 main.cpp > main.d 
rm -f main.o object.o foo.o main.d object.d foo.d testcpp 
[user@server proj]$ 

Nie rozumiem dlaczego drugie "wyczyść" spowoduje ponowne wygenerowanie plików zależności. Jak mogę tego uniknąć? To nie jest wielka sprawa dla tego zmyślonego przykładu, ale dla dużego projektu może to być dość czasochłonne.

Dzięki.

Answer 1

Ponieważ pliki .d są bezwarunkowo -include. Jeśli chodzi o make wie, mogą dodawać zależności lub polecenia do celu clean. Wszystkie pliki d są najpierw budowane z tego powodu, w przeciwnym razie można uzyskać niepoprawną lub nieudaną kompilację. Aby to wyłączyć, chcesz warunkowo zawierać pliki z zależnościami:

ifneq ($(MAKECMDGOALS),clean) 
-include $(DEPS) 
endif 

Alternatywnym rozwiązaniem jest generowanie plików z zależnościami przy użyciu touch i mieć je zastąpić rzeczywistymi danymi jako efekt uboczny kompilacji. W ten sposób automake monitoruje zależność, ponieważ sprawia, że ​​jednorazowe kompilacje są szybsze. Sprawdź opcje -MD i -MMD na gcc, jeśli chcesz iść tą trasą. Użyj reguły wzoru, takiej jak:

%.d: 
    @touch $@ 

Aby wstępnie utworzyć pliki zależności.

Answer 2

Chce ponownie wygenerować pliki zależności, ponieważ zawsze stara się ponownie wygenerować wszystkie pliki Makefile, w tym -include'd pliki makefiles, zanim zrobi cokolwiek innego. (Cóż, właściwie dla mnie to nie robi - mam GNU Make 3.81 - więc może to błąd w twojej wersji, który został naprawiony, albo optymalizacja, którą moja ma, a twoja nie.) W każdym razie.)

Najprostszym sposobem jest napisanie reguł, aby generowały pliki .d jako efekt uboczny zwykłej kompilacji, zamiast dawać wyraźne reguły ich generowania. W ten sposób, gdy ich tam nie ma, Make nie wie, jak je wygenerować, więc nie próbuje (w czystym drzewie wystarczą reguły .cpp.o, nie potrzebujesz potrzebujesz pliku nagłówkowego zależności). Spójrz na plik Makefile generowany przez Automake - prosty - aby zobaczyć, jak to się robi.

Answer 3

Wiodącym - w -include oznacza, że ​​makenie będzie narzekać jeśli zależności brakuje i nie mogą być przerobione, ale to nie znaczy, że nie postara się uczynić je pierwszy (i, w tym przypadku, odnieść sukces) - w końcu wszystko, co jest interesujące lub ważne, może być w dołączonych plikach, skąd próbujemy spróbować. Nie sądzę, żeby można to było powstrzymać.

Dla dokumentów na temat include i -include, patrz here.

Answer 4

Jeśli chcesz pominąć uwzględnienie wielu celów, możesz użyć funkcji filter.

MAKEFILE_TARGETS_WITHOUT_INCLUDE := clean distclean doc 

# Include only if the goal needs it 
ifeq ($(filter $(MAKECMDGOALS),$(MAKEFILE_TARGETS_WITHOUT_INCLUDE)),) 
    -include $(DEPS) 
endif