vlsi

6Ciepło

3Odpowiedz

Jak podpisywać-rozszerzać liczbę w Verilog

Pracuję nad prostym przedłużeniem znaku w Verilog dla procesora, który tworzę dla architektury komputerowej. Oto co mam do tej pory: [EDIT: Zmieniono oświadczenie wyboru nieznacznie] `timescale 1ns/1p

verilog vlsi 2010-11-14

---

17Ciepło

4Odpowiedz

Lepszy sposób kodowania pamięci RAM w Verilogu

Który kod jest lepszy w pisaniu RAM? always przypisywanie data_out wewnątrz bloku: module memory( output reg [7:0] data_out, input [7:0] address, input [7:0] data_in, input write_en

verilog vlsi 2011-10-03

---