Makefile - Wykonaj plik wykonywalny dla każdego pliku .c w folderze

Question

Moje pytanie jest zwodniczo proste, ale straciłem kilka godzin nauki, próbując znaleźć rozwiązanie. Próbuję utworzyć plik Makefile, który tworzy plik wykonywalny dla każdego pliku .c w katalogu.

Próbowałem następujące:

CC = gcc 
SRCS = $(wildcard *.c) 
OBJS = $(patsubst %.c,%.o,$(SRCS)) 

all: $(OBJS) 
$(CC) $< -o $@ 

%.o: %.c 
    $(CC) $(CPFLAGS) -c $< 

ale ten sposób jest tylko tworzenie .o pliki, a nie wszystkie pliki wykonywalne. Potrzebuję reguły, która czyni wykonywalny dla każdego z tych plików .o. Coś jak następuje:

gcc src.o -o src 

Answer 1

Twój all mówi to po prostu zbudować pliki obiektu. Dodaj coś

EXEC = $ (patsubst% .c,%, $ (SRCS))

wszystkich: $ (EXEC)

Answer 2

rob's odpowiedź nie wydają się działać na moim komputerze. Być może, jak kompletnego Makefile:

SRCS = $(wildcard *.c) 

all: $(SRCS:.c=) 

.c: 
    gcc $(CPFLAGS) $< -o $@ 

(ostatnie dwie linie, są na moim komputerze, niepotrzebne, ponieważ domyślne reguły są wystarczające.)

Answer 3

Spróbuj wykonać następujące czynności:

% : %.c 
    $(CC) $(CFLAGS) $(CPPFLAGS) -o $@ $< 
all: $(basename $(wildcard *.c)) 

i nie potrzebujesz nawet pierwszych dwóch linii, ponieważ make wie, jak kompilować i łączyć pliki .cc w pliki wykonywalne. Jednak często konieczna jest zmiana wbudowanych receptur make.