Czy Kepler ma 2x lub 4x przepustowość Fermiego podczas uzyskiwania dostępu do pamięci współdzielonej?Współdzielona przepustowość pamięci Fermi vs Kepler GPU
instrukcji programowania stwierdza: „Każdy bank ma przepustowość 32 bitów dwóch cyklach zegara” (dla 2.X) i „Każdy bank ma przepustowość 64 bitów na zegara cyklu” (3. X), więc 4x jest dorozumiane?
@Dom: Cytuję z 5.0 PG. (Rzeczywiście dodano zdanie o szerokości pasma 3.X w.r.t 4.2 PG.). W obu przypadkach jest 32 banków. Moje pytanie wynika częściowo z p81 z [tej prezentacji] (http://developer.download.nvidia.com/GTC/PDF/GTC2012/PresentationPDF/S0514-GTC2012-GPU-Performance-Analysis.pdf), gdzie mówią, że przepustowość jest x2. Nie widzę żadnych odniesień do różnych zegarów w wersjach 2.X i 3.X i ufam, gdy używany jest "cykl zegara", oznacza to samo na wszystkich możliwościach obliczeniowych (np. Z przepustowością instrukcji). To, jakie są te cykle zegarowe w Hz, nie ma związku z tym pytaniem. –
Częstotliwość zegara jest fundamentalna, ponieważ mówimy o szerokości pasma, które są zwykle mierzone w bajtach/sek. Przechodzenie od bajtów/cyklów do bajtów/sekundę wymaga częstotliwości zegara. Zgadzam się, że dokument jest niejasny i mam nadzieję, że ostateczne wydanie CUDA 5.0 zostanie poprawione (wersja, którą masz, prawdopodobnie pochodzi od kandydata do wydania). – Tom