Jak wykryć dostępność SSE/SSE2/AVX/AVX2/AVX-512/AVX-128-FMA/KCVI podczas kompilacji?

Question

Próbuję zoptymalizować niektóre obliczenia macierzy i zastanawiałem się, czy można było wykryć podczas kompilacji, czy SSE/SSE2/AVX/AVX2/AVX-512/AVX-128-FMA/KCVI ^[1] jest włączony przez kompilator? Idealnie dla GCC i Clang, ale mogę poradzić sobie tylko z jednym z nich.

Nie jestem pewien, czy to możliwe i być może użyję własnego makra, ale wolałbym go raczej wykryć i poprosić o jego wybór.

---

^[1] "KCVI" oznacza Knights Corner Vector Instruction optymalizacje. Biblioteki takie jak FFTW wykrywają/wykorzystują te nowsze optymalizacje instrukcji.

Answer 1

Większość kompilatorów automatycznie określić:

__SSE__ 
__SSE2__ 
__SSE3__ 
__AVX__ 
__AVX2__ 

itp, według cokolwiek Przełączniki wiersza polecenia jesteś przejazdem. Można łatwo sprawdzić z gcc (lub gcc kompatybilne kompilatory takie jak brzękiem), na przykład:

$ gcc -msse3 -dM -E - < /dev/null | egrep "SSE|AVX" | sort 
#define __SSE__ 1 
#define __SSE2__ 1 
#define __SSE2_MATH__ 1 
#define __SSE3__ 1 
#define __SSE_MATH__ 1 

lub:

$ gcc -mavx2 -dM -E - < /dev/null | egrep "SSE|AVX" | sort 
#define __AVX__ 1 
#define __AVX2__ 1 
#define __SSE__ 1 
#define __SSE2__ 1 
#define __SSE2_MATH__ 1 
#define __SSE3__ 1 
#define __SSE4_1__ 1 
#define __SSE4_2__ 1 
#define __SSE_MATH__ 1 
#define __SSSE3__ 1 

lub po prostu sprawdzić predefiniowanych makr dla domyślnej kompilacji na konkretnej platformie:

$ gcc -dM -E - < /dev/null | egrep "SSE|AVX" | sort 
#define __SSE2_MATH__ 1 
#define __SSE2__ 1 
#define __SSE3__ 1 
#define __SSE_MATH__ 1 
#define __SSE__ 1 
#define __SSSE3__ 1 

Nowsze procesory Intela obsługują AVX-512, który nie jest monolitycznym zestawem instrukcji. Można zobaczyć wsparcie dostępne z GCC (wersja 6.2) dla dwóch przykładów poniżej.

Oto Rycerze Bezpośrednie

$ gcc -march=knl -dM -E - < /dev/null | egrep "SSE|AVX" | sort 
#define __AVX__ 1 
#define __AVX2__ 1 
#define __AVX512CD__ 1 
#define __AVX512ER__ 1 
#define __AVX512F__ 1 
#define __AVX512PF__ 1 
#define __SSE__ 1 
#define __SSE2__ 1 
#define __SSE2_MATH__ 1 
#define __SSE3__ 1 
#define __SSE4_1__ 1 
#define __SSE4_2__ 1 
#define __SSE_MATH__ 1 
#define __SSSE3__ 1 

Oto Skylake AVX-512:

$ gcc -march=skylake-avx512 -dM -E - < /dev/null | egrep "SSE|AVX" | sort 
#define __AVX__ 1 
#define __AVX2__ 1 
#define __AVX512BW__ 1 
#define __AVX512CD__ 1 
#define __AVX512DQ__ 1 
#define __AVX512F__ 1 
#define __AVX512VL__ 1 
#define __SSE__ 1 
#define __SSE2__ 1 
#define __SSE2_MATH__ 1 
#define __SSE3__ 1 
#define __SSE4_1__ 1 
#define __SSE4_2__ 1 
#define __SSE_MATH__ 1 
#define __SSSE3__ 1 

Intel ujawnione dodatkowe AVX-512 (patrz ISA extensions podzbiory). GCC (wersja 7) obsługuje flagi kompilatora i symbole preprocesora związane z podzbiorów 4FMAPS, 4VNNIW, IFMA, VBMI i VPOPCNTDQ z AVX-512:

for i in 4fmaps 4vnniw ifma vbmi vpopcntdq ; do echo "==== $i ====" ; gcc -mavx512$i -dM -E - < /dev/null | egrep "AVX512" | sort ; done 
==== 4fmaps ==== 
#define __AVX5124FMAPS__ 1 
#define __AVX512F__ 1 
==== 4vnniw ==== 
#define __AVX5124VNNIW__ 1 
#define __AVX512F__ 1 
==== ifma ==== 
#define __AVX512F__ 1 
#define __AVX512IFMA__ 1 
==== vbmi ==== 
#define __AVX512BW__ 1 
#define __AVX512F__ 1 
#define __AVX512VBMI__ 1 
==== vpopcntdq ==== 
#define __AVX512F__ 1 
#define __AVX512VPOPCNTDQ__ 1