2015-04-20 8 views
7

My pytanie jest związane z różnicą i związek między tymi terminologii:Zależność LUT, komórki logicznej, elementy logiczne, bramy systemu

  • LUT
  • logiczny Komórka
  • elementów logicznych (LE)
  • Bramy systemowe

Wiem, że wiele zależy od producenta FPGA, ale na przykład dostawca FPGA, który określa jeden z jego producentów cts to: FPGA z odpowiednikiem 100 000 bramek systemowych aprox. do 1,5 tys. LE.

Jak mogę odnieść to stwierdzenie z równoważnego dostawcy FPGA, które używają LUT i komórki logiczne?

I to pytanie poniewaz Chcę przenieść jakiś projekt z FPGA, które mówią mi numer systemowy Tłumiki i LE do FPGA, które mówią mi, że to liczba LUT.

+0

Moja ulubiona odpowiedź na to pytanie (które znalazłem [tutaj] (http://www.alteraforum.com/forum/showthread.php?t=5905)) brzmi: „Jeśli mogę udowodnić, że LE = 1,0009 LC wtedy Altera uczyni mnie bardzo bogatym, a jeśli LE = 0.9999LC to Xilinx będzie ". – Qiu

+0

Ciekawy artykuł na temat puszystości tych terminów: [FPGA: Bramy systemowe lub komórki logiczne/elementy? artykuł] (http://www.eetimes.com/author.asp?section_id=36&doc_id=1284735). –

+0

Ale bramki systemowe i LUT są synonimami LC i LE? – Yaro

Odpowiedz

8

LUT, logika komórek i Logic Element są takie same do mnie: najbardziej podstawowe FPGA ogólna logika prymitywne. Xilinx używa LUT, Altera LE, microsemi/krata prawdopodobnie czegoś innego.

Problem polega na tym, że nie są one takie same. W swojej najnowszej architekturze Xilinx używa 6-wejściowych LUT i 4-wejściowych LUT. Są one agregowane w bloki logiczne, które mają inne funkcje, takie jak łańcuch szybkiego przenoszenia, rejestry i pamięć rozproszona.

Konwersja do bram systemowych jest przydatna, ale nie zapominaj, że jest to również wojna marketingowa. FPGA Xilinx powinna zmieścić się 1,5 raza w logice FPGA Altera, ponieważ LUT ma 6 zamiast 4, prawda? Cóż, w dużej mierze zależy to od projektu, jeśli projekt nie może wykorzystać 6 wejść, a nieużywane są marnowane. To samo z logiką szybkiego przenoszenia, nie wiem, czy liczą to w równoważnym numerze bramki, ale należy pamiętać, że liczba jest zawyżona.

Bramy systemowe to powszechna miara złożoności projektu ASIC. Ten sam projekt w dwóch różnych odlewniach powinien mieć podobną liczbę bramek systemowych, ponieważ odpady nie stanowią problemu dla ASIC.

Jeśli szukasz FPGA. Sugeruję, abyś wybrał swojego dostawcę, wystarczająco dużo swojego projektu, aby zorientować się, jak duże FPGA potrzebujesz i wybrać FPGA ze ścieżką aktualizacji (jeśli chcesz sprzedawać). Jeśli dotyczy to pojedynczego prototypu, po prostu skorzystaj z największej FPGA, na którą Cię stać.