W jaki sposób pamięci podręczne są współużytkowane w wielordzeniowych procesorach Intel?

Question

Mam kilka pytań dotyczących pamięci podręcznej używanych w procesorach wielordzeniowych lub systemach wieloprocesorowych. (Chociaż nie bezpośrednio związane z programowaniem, posiada wiele reperkusje gdy jeden pisze oprogramowanie dla procesorów wielordzeniowych/systemów wieloprocesorowych, dlatego prosząc tutaj!)

1. W systemach wieloprocesorowych lub procesorów wielordzeniowych (Intel Core Quad Core dwóch Duo itp.) Czy każdy procesor/procesor cpu ma swoją własną pamięć podręczną (pamięć podręczną danych i programów)?

2. Czy jeden procesor/rdzeń może uzyskać dostęp do pamięci podręcznej drugiej strony, ponieważ jeśli mają one dostęp do pamięci podręcznej drugiej strony, to uważam, że mogą występować mniejsze pomyłki w pamięci podręcznej, w scenariuszu, że jeśli ta pamięć podręczna niektórych procesorów nie ma niektórych danych, ale niektóre inne pamięci podręczne drugiego procesora może to w ten sposób uniknąć odczytu z pamięci do pamięci podręcznej pierwszego procesora? Czy to założenie jest prawdziwe i prawdziwe?

3. Czy wystąpią problemy z zezwoleniem dowolnym procesorom na dostęp do pamięci podręcznej innego procesora?

Answer 1

Aby odpowiedzieć na to pierwsze, wiem, że Core 2 Duo posiada system buforowania 2-tier, w którym każdy procesor posiada własną pamięć podręczną pierwszego poziomu, a oni dzielą pamięci podręcznej drugiego poziomu. Pomaga to w synchronizacji danych i wykorzystaniu pamięci.

Aby odpowiedzieć na twoje drugie pytanie, uważam twoje założenie za poprawne. Jeśli procesor miałby mieć dostęp do pamięci podręcznej drugiej strony, to oczywiście byłoby mniejszy brak pamięci podręcznej, ponieważ byłoby więcej danych dla procesorów do wyboru. Rozważmy jednak współdzieloną pamięć podręczną. W przypadku Core 2 Duo posiadanie współużytkowanej pamięci podręcznej pozwala programistom bezpiecznie umieszczać powszechnie używane zmienne w tym środowisku, dzięki czemu procesory nie będą musiały uzyskiwać dostępu do swoich indywidualnych pamięci podręcznych pierwszego poziomu.

Aby odpowiedzieć na trzecie pytanie, może wystąpić problem z dostępem do pamięci podręcznej innych procesorów, która przechodzi do zasady "Single Write Multiple Read". Nie możemy pozwolić, aby więcej niż jeden proces zapisywał do tej samej lokalizacji w pamięci w tym samym czasie.

Aby uzyskać więcej informacji na temat duetu 2, przeczytaj ten artykuł.

http://software.intel.com/en-us/articles/software-techniques-for-shared-cache-multi-core-systems/

Answer 2

Szybkie odpowiedzi 1) Tak 2) Nie, ale to wszystko może zależeć od tego, co pamięć instancja/zasobu którego się odnosimy, dane mogą występować w kilku miejscach w tym samym czasie. 3) Tak.

Aby uzyskać pełne wyjaśnienie problemu, należy zapoznać się z artykułem 9-częściowym "Co każdy programista powinien wiedzieć o pamięci" Ulricha Dreppera (http://lwn.net/Articles/250967/), otrzymasz pełny obraz problemów, które wydają się być pytaniem o w dobrym i dostępnym detalu.

Answer 3

W systemach wieloprocesorowych lub wielordzeniowy procesor (Intel Quad Core, Rdzeń dwa Duo etc ..) nie każdy rdzeń CPU/Procesor posiada własnej pamięci cache (dane i pamięć podręczną programu)?

1. Tak. Różni się on w zależności od dokładnego modelu układu, ale najczęstszym rozwiązaniem jest, aby każdy rdzeń procesora posiadał własne prywatne pamięci podręczne danych i instrukcji L1. Zunifikowana pamięć podręczna L2 jest zwykle dzielona między wszystkie rdzenie.

można procesor/rdzeń dostęp wzajemnie pamięć cache, bo jeśli oni mają dostęp do siebie nawzajem cache, to uważam, że może być mniejsze chybienia pamięci podręcznej, w scenariuszu, że jeśli ten konkretny pamięć podręczna procesorów nie zawiera niektórych danych, ale niektóre inne pamięci podręczne procesorów mogą w ten sposób uniknąć odczytu z pamięci do pamięci podręcznej pierwszego procesora o wartości ? Czy to założenie jest prawdziwe i prawdziwe?

1. nr pamięci podręcznej L1 każdego CPU są w tej samej matrycy, jak rdzeń i nie mogą być dostępne inne rdzenie. Każdy rdzeń jest połączony z pamięcią podręczną L2 poprzez współdzieloną magistralę danych.

Czy będą jakieś problemy w dowolny procesor umożliwiający dostęp do innych pamięci cache procesora?

3. Tak - po prostu nie ma przewodów łączących różne pamięci podręczne procesora z innymi rdzeniami. Jeśli rdzeń chce uzyskać dostęp do danych w pamięci podręcznej innego rdzenia, jedyną ścieżką danych, przez którą może to zrobić, jest magistrala systemowa.

Bardzo ważnym pokrewnym zagadnieniem jest cache coherency problem. Rozważmy następujące: załóżmy, że jeden rdzeń procesora ma określone miejsce w pamięci podręcznej i zapisuje w tej lokalizacji pamięci. Następnie inny rdzeń odczytuje tę lokalizację pamięci. Jak zapewnić, że drugi rdzeń widzi zaktualizowaną wartość? To jest problem z koherencją pamięci podręcznej. Istnieje wiele różnych rozwiązań; patrz Wikipedia i in.

Answer 4

Firma Intel dzwoni na główną technologię udostępniania pamięci podręcznej Intel Smart Cache. W witrynie znajduje się encyklopedia strony wiki: https://en.wikipedia.org/wiki/Smart_Cache

Następnie na przykład dla procesora i5-3210M, ark page ma pole "Intel Smart Cache: 3 MB".

i "Szczegóły Wyposażenie Processor" Datasheet Volume 1 1.1 mówi:

• Rozkaz 32-KB i 32 KB danych pierwszego poziomu cache (L1) dla każdego rdzenia
• 256-KB wspólna instrukcja/dane pamięci podręcznej drugiego poziomu (L2) dla każdego rdzenia
• do 8 MB współdzielonej Instruction/danych pamięci podręcznej trzeciego poziomu (L3), wspólny wśród wszystkich rdzeni