2013-02-22 10 views
5

Pomyślałem o zbudowaniu narzędzia o nazwie synthesis opartego na dedykowanym sprzęcie w celu przyspieszenia rozwoju RTL.Czy jest możliwe stworzenie syntezatora opartego na HW dla RTL?

  1. Czy istnieją platformy oparte na HW, które syntezują RTL?
  2. Czy można approximatly oszacować, jak szybko to jest w porównaniu do Synopsis narzędzia

Chodzi o to, aby rodzaj ładowania początkowego VHDL/verilog/netlist syntezatora, platformy sprawia, że ​​wielką maszynę państwa przyznanej w HW, które uczulające cały RTL (Writing a compiler in its own language pokazuje bliski pomysł dla świata SW).

+0

Dobre pytanie ... Ale gdyby było to wykonalne, można je teraz kupić od firm FPGA, na których są FPGA? Przynajmniej istnieje zapotrzebowanie rynku! – vermaete

+1

Bardzo dobry pomysł. Prawie wszystkie etapy można skutecznie paraliżować - syntezę (przynajmniej na poziomie modułu), mapę, miejsce i trasę. Chociaż nie jest jasne, czy zrobienie tego w prostym klastrze nie będzie łatwiejsze. –

Odpowiedz

3

Jak zawsze, gdy pytanie zakłada „zrobić sprzętowo”, odpowiedź zawsze musi być „wąskich gardeł pokaz sprzętu który będzie naprawić i jak”. Dopóki nie zrozumiecie problemu wystarczająco dobrze, aby odpowiedzieć na to pytanie w sposób bardziej niż machający rękoma, to wszystko na temat zgadywania.

Jak zauważył inny - jeśli byłby rozsądny (finansowo), jest wystarczająco duży rynek sfrustrowanych inżynierów czekających na syntezę, aby dokończyć, że już tam będzie.

Jeśli to tylko na projekt zabawy, to na pewno mają na to :)

+1

+ W prawo. Najpierw zrób to w oprogramowaniu. Następnie [* wyreguluj z niego bewillikerów *] (http://stackoverflow.com/a/927773/23771). Pozostaje ci część, która zajmuje najwięcej czasu, i sprawdź, czy można to zrobić na specjalnym sprzęcie. –

1

To bardzo ciekawy pomysł, i odpowiedzieć na pierwsze pytanie Jestem całkiem pewien, że istnieją żadne produkty, jak ten dostępny w handlu .

Powinieneś wiedzieć, że narzędzia do syntezy są jednak niezwykle złożone. Stworzenie tego, co chcesz, będzie dużo pracy, powiedziałbym, że nawet studium wykonalności (które, między innymi, powinno odpowiedzieć na twoje drugie pytanie) wystarczyłoby do napisania pracy magisterskiej.

Tak jak Martin powiedział, że jest mnóstwo sfrustrowanych inżynierów, których projekty wymagają wielu godzin syntezy (jestem jednym z nich!). Wciąż oba narzędzia do syntezy Altery i Xilinx bardzo źle wykorzystują sześciordzeniowy procesor w moim komputerze, szczególnie, jeśli nie wykonuję partycjonowania projektu. Prowadzi mnie to do przekonania, że ​​równoległość procesu syntezy nie jest łatwa, chociaż mam tendencję do przeceniania inżynierów w dużych firmach.

+0

Nie jestem pewien, czy zawyżacie (wszyscy) inżynierów w dużych firmach, tylko wielkie firmy troszczą się * więcej * o inne rzeczy (do tej pory ...) –

2

Oto najnowszy thesis na ten temat, a autor napisał również book. Biorąc pod uwagę koszty rozwoju sprzętu, prawdopodobnie nie jest to dzisiaj możliwe.

Powiązane problemy