Pomyślałem o zbudowaniu narzędzia o nazwie synthesis opartego na dedykowanym sprzęcie w celu przyspieszenia rozwoju RTL.Czy jest możliwe stworzenie syntezatora opartego na HW dla RTL?
- Czy istnieją platformy oparte na HW, które syntezują RTL?
- Czy można approximatly oszacować, jak szybko to jest w porównaniu do Synopsis narzędzia
Chodzi o to, aby rodzaj ładowania początkowego VHDL/verilog/netlist syntezatora, platformy sprawia, że wielką maszynę państwa przyznanej w HW, które uczulające cały RTL (Writing a compiler in its own language pokazuje bliski pomysł dla świata SW).
Dobre pytanie ... Ale gdyby było to wykonalne, można je teraz kupić od firm FPGA, na których są FPGA? Przynajmniej istnieje zapotrzebowanie rynku! – vermaete
Bardzo dobry pomysł. Prawie wszystkie etapy można skutecznie paraliżować - syntezę (przynajmniej na poziomie modułu), mapę, miejsce i trasę. Chociaż nie jest jasne, czy zrobienie tego w prostym klastrze nie będzie łatwiejsze. –