2013-02-13 17 views
5

Szukam narzędzia ułatwiającego eksperymentowanie z poprawkami do protokołu Controller Area network (CAN), a także eksperymentowanie z protokołami budowania na nim.Czy istnieje narzędzie open source do symulacji magistrali CAN z programowalnymi węzłami CAN?

W szczególności szukam symulacji magistrali CAN z programowalnymi węzłami tak, że każdy węzeł jest w stanie całkowicie kontrolować bity, które wyprowadza na magistrali w dowolnym pakiecie, ale zwykle zachowanie węzła CAN (np. jako odstęp międzyramkowy) i funkcje magistrali CAN (takie jak arbitraż) są nadal dostępne.

Jednak, jeśli coś podobnego do takiego narzędzia istnieje i jest open source, najprawdopodobniej mogę je zmodyfikować, aby spełniało moje wymagania.

Spojrzałem na CANOpen Magic i RTaW-Sim, ale nie zapewniają one dokładnej funkcjonalności, której szukam, i nie mogę ich zmodyfikować, ponieważ nie są to otwarte źródła.

Jeśli taka biblioteka nie istnieje, proszę wspomnieć o tym w komentarzach.

+0

Dostępne są symulatory open-source [ns-2] (http://nsnam.isi.edu/nsnam/index.php/User_Information) i [ns-3] (http://www.nsnam.org), które są przeznaczone do badań sieci. Nie znam CAN, więc te narzędzia mogą, ale nie muszą być odpowiednie dla tego standardu. –

+1

@Will, zdaję sobie sprawę, że wiele pytań o podobnym charakterze zostało zamkniętych, ale ja naprawdę szukam czegoś konkretnego, a odpowiedzi mogą być poparte referencjami, więc nie rozumiem, dlaczego to pytanie nie jest konstruktywne. – merlin2011

+0

@ merlin2011: * ale to pytanie będzie prawdopodobnie wymagało debaty, argumentów, ** sondowania ** lub rozszerzonej dyskusji. * NC jest zwykłym, bliskim powodem pytań typu "zakupy". Aby uzyskać więcej informacji, odwiedź [Meta]. – Will

Odpowiedz

2

Do czystej symulacji można użyć wartości OpenCores CAN controller. Musisz nauczyć się Verilog i zacząć działać z symulacjami Verilog - możesz użyć swoich symulatorów na Icarus Verilog lub CVer.

Będziesz miał pełny dostęp do wszystkich aspektów kontrolera CAN poprzez modyfikacje źródła Verilog.

Powiązane problemy